美女扒开双腿让男人捅_国产区网址_gayv视频网站在线免费_56影院爱爱动态图高清网站_99玖玖爱视频在线观看_亚洲肥美女色片_天堂鸟养殖_免费看女生隐私线上观看播放入口_2046影院神马4k8k高清

  • 當(dāng)前位置:
  • 首頁
  • >
  • 企業(yè)新聞
  • >
  • XILINX/賽靈思 XC6VLX550T-1FFG1759I 現(xiàn)場可編程門陣列 封裝FBGA1759 現(xiàn)貨
企業(yè)新聞

XILINX/賽靈思 XC6VLX550T-1FFG1759I 現(xiàn)場可編程門陣列 封裝FBGA1759 現(xiàn)貨

  • 聯(lián) 系人:蔡經(jīng)理,張小姐
  • 聯(lián)系電話:13378422395,19129491930
  • 電子郵件:[email protected]
  • 在線聯(lián)系:
  • 聯(lián)系地址:深圳市南山區(qū)粵海街道濱海社區(qū)海天二路19號盈峰中心12A3
購買、咨詢產(chǎn)品請?zhí)峤辉儍r信息
詢價型號*數(shù)量*批號封裝品牌其它要求
請確認(rèn)聯(lián)系方式,3分鐘內(nèi)即可給您回復(fù)
  • 公司名:
  • *聯(lián)系人:
  • *電話:
  • *郵箱:
  • QQ:
  •  微信:
新聞詳細(xì)

制造商: Xilinx 
產(chǎn)品種類: FPGA - 現(xiàn)場可編程門陣列 
發(fā)貨限制: 
 Mouser 目前在您所在地區(qū)不銷售該產(chǎn)品。
RoHS:  詳細(xì)信息 
系列: XC6VLX550T 
邏輯元件數(shù)量: 549888 LE 
自適應(yīng)邏輯模塊 - ALM: 85920 ALM 
嵌入式內(nèi)存: 22.22 Mbit 
輸入/輸出端數(shù)量: 840 I/O 
電源電壓-最小: 1 V 
電源電壓-最大: 1 V 
最小工作溫度: - 40 C 
最大工作溫度: + 100 C 
數(shù)據(jù)速率: 6.6 Gb/s 
收發(fā)器數(shù)量: 36 Transceiver 
安裝風(fēng)格: SMD/SMT 
封裝 / 箱體: FCBGA-1759 
商標(biāo): Xilinx 
分布式RAM: 6200 kbit 
內(nèi)嵌式塊RAM - EBR: 22752 kbit 
最大工作頻率: 1.6 GHz 
濕度敏感性: Yes 
邏輯數(shù)組塊數(shù)量——LAB: 42960 LAB 
工作電源電壓: 1 V 
產(chǎn)品類型: FPGA - Field Programmable Gate Array 
12 
子類別: Programmable Logic ICs 
商標(biāo)名: Virtex

? Virtex-6 LXT FPGAs: High-performance logic with advanced serial connectivity ? Virtex-6 SXT FPGAs: Highest signal processing capability with advanced serial connectivity ? Virtex-6 HXT FPGAs: Highest bandwidth serial connectivity ? Compatibility across sub-families ? LXT and SXT devices are footprint compatible in the same package ? Advanced, high-performance FPGA Logic ? Real 6-input look-up table (LUT) technology ? Dual LUT5 (5-input LUT) option ? LUT/dual flip-flop pair for applications requiring rich register mix ? Improved routing efficiency ? 64-bit (or two 32-bit) distributed LUT RAM option per 6-input LUT ? SRL32/dual SRL16 with registered outputs option ? Powerful mixed-mode clock managers (MMCM) ? MMCM blocks provide zero-delay buffering, frequency synthesis, clock-phase shifting, inputjitter filtering, and phase-matched clock division ? 36-Kb block RAM/FIFOs ? Dual-port RAM blocks ? Programmable - Dual-port widths up to 36 bits - Simple dual-port widths up to 72 bits ? Enhanced programmable FIFO logic ? Built-in optional error-correction circuitry ? Optionally use each block as two independent 18 Kb blocks ? High-performance parallel SelectIO? technology ? 1.2 to 2.5V I/O operation ? Source-synchronous interfacing using ChipSync? technology ? Digitally controlled impedance (DCI) active termination ? Flexible fine-grained I/O banking ? High-speed memory interface support with integrated write-leveling capability

 

天天IC網(wǎng)由深圳市四方好訊科技有限公司獨(dú)家運(yùn)營

天天IC網(wǎng) ( www.meandmyfour.com ) 版權(quán)所有?2014-2025 粵ICP備15059004號

因騰訊功能限制,可能無法喚起QQ臨時會話,(點(diǎn)此復(fù)制QQ,添加好友),建議您使用TT在線詢價。

繼續(xù)喚起QQ 打開TT詢價